Sistem Komunikasi Cahaya dan BER Tester berbasis FGPA VLC

 

Apa itu FPGA?

Setelah sebelumnya telah dijelaskan terkait sistem komunikasi cahaya tampak dan juga Bit Error Rate Tester. Sekarang akan dijelaskan bagaimana untuk mengimplementasikan kedua sistem tersebut pada FPGA. Apa itu FPGA, Field Programmable Logic Array adalah sebuah perangkat yang sering digunakan dalam rangkaian digital. FPGA ini merupakan IC semikonduktor dimana sebagaian besar fungsi kelistrtikan didalamnya dapat diubah, baik itu diubah oleh desainer, diubah selama proses perakitan PCB, atau bahkan diubah setelah peralatan dikirim ke pengguna. FPGA ini dapat digunakan untuk perancangan berbagai jenis peralatan elektronik, seperti ultrasound medis, jaringan energi pintar, navigasi pesawat, asisten pengemudi otomotif, dan mesin telusur pusat data.

Blok Diagram BER Tester

Pseudo Random Binary Sequence (PRBS)

Pertama, harus kita pahami terlebih dahulu komponen-komponen penyusun dari sistem VLC dan BER Tester. Blok VLC dibangun dari komponen pemancar dan penerima. Sebelum dipancarkan data dibuat dari PRBS (Pseudo random binary sequence) dimana data akan digenerate secara random. 

Aliran bit PRBS dapat dihasilkan dengan menggunakan register geser umpan balik linear (LFSR). Ketika register geser diisi dengan pola seed semua 1, tabel disebelah kanan menggambarkan bagaimana isi register berubah dan mengeluarkan serangkaian PRBS. Tepat setelah bit terakhir, Ia kembali ke bagian atas aliran bit. Ada 15 bit aliran bit acak semu yang dihasilkan. LFSR L bit menghasilkan 2^(L-1) bit PRBS. Dengan melihat pola bit semua kombinasi 4 bit data muncul kecuali ‘0000’. Hal ini disebabkan jika diberi input ‘0000’, register geser akan macet dan hanya menhasilkan 0 tanpa batas [12].

Variable Pulse Position Modulation (VPPM)

Kemudian hasil dari bit acak akan dimodulasikan dengan metode vppm. Variable pulse position modulation (VPPM) adalah skema modulasi baru yang mendukung iluminasi secara bersamaan dengan kontrol peredupan dan komunikasi. Skema modulasi VPPM ini diusulkan dan diadopsi sebagai salah satu skema modulasi untuk sistem VLC. Pada skema ini menggunakan PPM biner untuk komunikasi dan lebar pulsa untuk kontrol peredupan [11].

Analog Front End BER Tester

Keluaran dari modulasi akan menjadi masukan pada analog front end. Selanjutnya output dari AFE akan dimodulasikan. AFE merupakan bagian dari physical layer pada sistem visible light communication yang memiliki peran penting dalam transmisi data dan menerima data [16]. Sederhananya AFE pada sisi pemancar yaitu Lampu LED, sedangkan AFE pada sisi penerima adalah photodioda.

First In First Out (FIFO)

Pembuatan blok BER dilakukan dengan membandingkan bit yang diterima dengan bit yang dikirim. Keluaran dari blok demodulasi adalah bit yang diterima, sedangkan bit yang dikirim berasal dari keluaran blok PRBS yang dilewatkan pada FIFO terlebih dahulu untuk memberikan delay. First-in first-out (FIFO) sering disebut sebagai queue atau antrian. Antrian atau queue adalah daftar yang tertulis di belakang tetapi dibaca pertama, dengan mambaca juga menghapus item yang sudah dibaca dari daftar tersebut [13]. FIFO sendiri dapat dibuat dari potongan logika khusus pada FPGA atau dapat dibuat dari flip-flop (register terdistribusi).

Comparator dengan XOR Gate

Cara membandingkan diantara dua data (yang dikirim dan yang diterima) tersebut dilakukan menggunakan gerbang logika XOR, dimana jika kedua data berbeda maka akan memberi keluaran 1 yang berarti terdapat error, dan apabila kedua data sama maka akan memberi keluaran 0 yang berarti tidak terdapat error. 

Pelajari Gerbang Logika secara lengkap disini

Pembahasan di atas sudah menjelaskan tentang bagaimana cara mengimplementasikan Sistem komunikasi cahaya dan juga BER Tester pada FPGA secara umum. Untuk bagian LabView belum dibahas karena masuk dalam proses pengembangan BER Tester. Pembahasan selanjutnya akan berisi tentang bagaimana mengkonversi komponen-komponen di atas menjadi bentuk coding verilog agar bisa dijalankan pada FPGA.

PAGE    | 1 |    | 2 |    | 3 |

Referensi

1. “intel FPGA, SoC FPGA and CPLD,” https://www.intel.co.id/content/www/id/id/products/programmable/fp ga/new-to-fpgas/resource-center/overview.html.
2. O. Hideo. Mixed Signal Lecture Series, “DSP-Based Testing – Fundamentals 50 PRBS (Pseudo Random Binary Sequence),” ADVANTEST Corporation, 2013.
3. Yoo. Jong-Ho and Jung Sung-Yoon, “Modeling and analysis of variable PPM for visible light communications,” in EURASIP, Journal on Wireless Communication and Networking, 2013. Vol. 134, doi: 10.1186/1687- 1499-2013-134.
4. V. Frank. Digital Design with RTL Design, VHDL, and Verilog second edition. California: John Wiley & Sons, Inc., 2011.
5. T. Adiono, S. Fuada, A. Pratama, Y. Aska. “Desain Awal Analog Front-End Optical Transceiver untuk Aplikasi Visible Light Communication,” JNTETI, 2016, Vol. 5, No. 4, pp. 319-327, doi: 10.22146/jnteti.v5i4.280.